Hell Yeah Pointer 3

Chapter 10 Flip-Flops dan Perangkat Terkait

 10.11 Data yang Relevan dengan Aplikasi






1. Tujuan  [KEMBALI]
- Dapat memahami setiap functional dari tipe nomor flip- flop
- Dapat mensimulasikan rangkaian flip-flop sederhan ke proteus

2. Alat dan Bahan  [KEMBALI]


3. Teori  [KEMBALI]
    Tabel 10.1 mencantumkan nomor jenis flip-flop yang populer milik keluarga logika TTL, CMOS dan ECL. Informasi yang relevan dengan aplikasi dari beberapa nomor tipe populer diberikan dalam pendamping situs web. Informasi yang diberikan meliputi diagram koneksi pin, gaya paket, dan tabel fungsi.


4. Prinsip Kerja  [KEMBALI]


5. Gambar Rangkaian  [KEMBALI]


6. Video Rangkaian  [KEMBALI]


7. Problem  [KEMBALI]

    1. Berdasarkan J-K flip-flop (J-K flip-flop lebih tepatnya) di mana inverter telah disambungkan
antara masukan K eksternal dan masukan K internal seperti yang ditunjukkan pada Gambar 10.55. 


Solusi :
    Dengan bantuan a
tabel karakteristik, tulis persamaan karakteristik untuk flip-flop ini.
Qn + 1 = JQn + KQn

    2. Turunkan ekspresi untuk Qn + 1 dalam hal input Qn dan J dan K untuk flip-flop J-K clock dengan
input LOW J dan K. aktif. 

    Solusi :
Qn dan Qn + 1 memiliki arti yang biasa.
Qn + 1 = JQn + KQn

8. Multiple Choise  [KEMBALI]
    1.     Logic Family dari Function Hex D-type flip-flop with ENABLE adalah :
A.  TTL

B.  CMOS

C. NCL.

D. HFX

Jawaban : A

    2. Sebuktan Function dari nomor tipe ICY " MC10130 " :

A.    Hex D-type flip-flop 

B.    Dual D-type flip-flop

C.    Quad D-type latch

D.    Dual D-type master/slave flip-flop

Jawaban : C

9. Example  [KEMBALI]
    1. Sinyal clock 100 kHz diterapkan ke J-K flip-flop dengan J = K = 1.

(a) Jika flip-flop memiliki input J dan K TINGGI aktif dan tepi negatif dipicu, tentukan
    frekuensi keluaran Q dan Q.

(b) Jika flip-flop memiliki input LOW J dan K aktif dan edge positif dipicu, apa yang seharusnya
    frekuensi output Q dan Q menjadi? Asumsikan bahwa Q awalnya adalah '0'.

Solusi :
(a) keluaran Q = 50 kHz, keluaran Q = 50 kHz;

(b) kedua keluaran tetap dalam keadaan logika '0' 


10. Link Download  [KEMBALI]

Tidak ada komentar:

Posting Komentar

Sistem Digital TE D

                    Bahan Presentasi ini dibuat untuk Memenuhi Tugas Mata Kuliah Sistem Digital Oleh: REYMON SYAH 1910953027 Dosen Pengampu:...